MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP63244622

Publication date:

1988-10-12

Inventor:

TONISHI SHIGEJI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

G03F7/20; H01L21/30

- european:

Application number:

JP19870078065 19870330


Priority number(s):

JP19870078065 19870330

Report a data error here

Abstract of JP63244622

PURPOSE:To prevent a photoresist from being cut defectively, by a method wherein an electric field is exerted in the direction perpendicular to the face of the photoresist during a photolithographic process so that a range of secondary electrons generated inside the photoresist is reduced in the horizontal direction. CONSTITUTION:During a photolithographic process to print a pattern of a semiconductor integrated circuit onto a photoresist 3 coated on a semiconductor substrate 1, an electric field is exerted in the direction perpendicular to the face of the photoresist 3; secondary electrons 6 generated inside the photoresist 3 are accelerated in the perpendicular direction; a range in the horizontal direction is made short. For example, a semiconductor substrate 1 is connected to a ground 7; an electrode plate made of beryllium which transmits X-rays is arranged in the front; an electric field 4 is exerted in the direction perpendicular to the face of a photoresist. Secondary electrons 6 are accelerated by this electric field 4 in the direction perpendicular to the silicon substrate 1; a range is reduced in the horizontal direction as an average range of the secondary electrons 6. By this setup, it is possible to prevent the photoresist 3 from being cut defectively.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

① 特許出願公開

昭63-244622 @ 公開特許公報(A)

@lnt_Cl.4

庁内整理番号 識別記号 . 331

每公開 昭和63年(1988)10月12日

H 01 L 21/30 G 03 F 7/20

E-7376-5F 6906-2H

未請求 発明の数 1 (全3頁) 審查請求

半導体装置の製造方法 経発明の名称

> 頤 昭62-78065 (2)件 昭62(1987)3月30日

遠 西 築 治 砂発 明者 日本電気株式会社 愈出 願

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

多代 理 人 弁理士 内 原

明細容

発明の名称

半導体装置の製造方法

特許請求の範囲

半導体基板上に盛布されたフォトレジストに半 薄体集積回路パターンを焼きつけるフォトリソグ ラフィー工程において、フォトレジスト面に鉛直 な方向の電界をかけることを特徴とする半部体質 置の製造方法。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半昇体装置の製造方法に関し、特に半 導体基板上に途布されたフォトレジストに半導体 集積回路パターンを焼きつけるフォトリソグラ フィー工程に関する。

〔従来の技術〕

従来、この種のフォトリソグラフィー工程にお

いては、露光用に用いられる光源としては最短波 長でも紫外光領域までが使用されていた。紫外光 領域までの波長では使用光源のエネルギーが低い ために、フォトレジスト中で発生する 2 次電子の 飛程はパターン寸法精度に比し無視できる程度に 短かく、フォトレジストの感光反応は光自身に関 与するものが支配的であった。すなわち、フォト レジスト中で発生する2次電子の飛程を制御する 必要性は低いものであった。

[発明が解決しようとする問題点]

しかるに、半導体集積回路をより高集積化して いくねには、より微和な回路パターンを特度よく 半導体基板上に形成する必要がある。このため フォトリソグラフィー工程においては、X級・電 子線等のより波長の短い光源を用いて解像度を向 上させることが必要不可欠である。特に、X級罪 光においてはフォトマスクをX線が通過した際に 生じるマスク端からのフレネル回折による解係度 の低下をおさえる意味からも、より短波長のX線 を使用することが効果的である。解像度向上の為

特開昭 63-244622(2)

に光源を短波長にしていく程、 同時に光源のエネルギーも高くなる。 促って、これに伴いフォトレジスト中で発生する 2 次電子の飛程が長くなってくる。 2 次電子の飛程がパターン寸法精度に対し 無視できない程長くなれば、フォトレジストのパターンエッジの切れが感くなり、 解像度を落とす 要因となる。

従来のフォトリソグラフィー技術ではフォトレジスト内で発生する2次電子を特に制御するこ対に行われていなかった。フォトレジスト面に対対、平方向の2次電子の飛程を抑えない限り、上はるが選くなるという弊容が存在する。特にX線電光では、フレネル回折と2次電子という相反する要因が存在する。

(問題点を解決するための手段)

本発明は、半導体基板上に銃布されたフォトレジストに半導体集積回路パターンを焼きつけるフォトリソグラフィー工程において、フォトレジスト面に鉛直な方向の電界をかけることにより、

ン基板11上に形成された被化膜17をゲート能 緑膜とし、多結晶シリコン12よりなるゲート電 極を形成する工程において、フォトレジスト13 内でX線15によって発生する二次電子16を フォトレジスト13に対し鉛直方向の電界14を かけ、二次電子の飛程の水平方向成分を小さくし てフォトレジスト13の切れの悪化を防ぐもので ある。

なお、電界はシリコン基板側とフォトレジスト 個に電極板(但し、フォトレジスト側の電極板は X 線を透過可能な材料を選ぶ)を設置して印加する。

[発明の効果]

以上説明したように本発明は、フォトリソグラフィー工程においてフォトレジスト面に鉛値な方向の電界をかけることにより、フォトレジスト内で発生する二次電子の水平方向への発程を小さくし、フォトレジストの切れの悪化を防ぐという効果がある。

フォトレジスト内で発生する 2 次電子を鉛直方向 に加速し、水平方向への飛程を短く抑えるように したことを特徴とする。

(実施例)

第2図は本発明の第2の実施例である。シリコ


図面の簡単な説明

第1図は本発明の第1の実施例を示す断面図、 第2図は本発明の第2の実施例を示す断面図である。

1,11…シリコン基板、2…PSG層、3,13…フォトレジスト、4,14…電界、5,15…X線、6,16…2次電子、7…接地、8…鉱散層、12…多結晶シリコン、17…酸化胺。

代理人 弁理士 内 位





THIS PAGE BLANK (USPTO)